# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-079736

(43) Date of publication of application: 24.03.1998

(51)Int.CI.

H04L 12/28

(21)Application number: 08-233503

(71)Applicant: NEC CORP

(22)Date of filing:

04.09.1996


(72)Inventor: SUGAWARA HIDEKAZU

## (54) ATM COMMUNICATION SYSTEM

# (57)Abstract:

PROBLEM TO BE SOLVED: To reduce the opportunity of abort of valid cell data due to buffer overflow in the cell buffer of an asynchronous transfer mode (ATM) receiver.

SOLUTION: An unassigned cell is inserted to an ATM cell in a rate adjustment circuit 104 to adjust a transmission rate and an idle cell insert circuit 106 inserts an idle cell to the ATM cell after the rate adjustment by the rate adjustment circuit 104 to interpolate transmission frame data and the inserted unassigned cell is given to an idle cell processing circuit 201, in which the cell is converted into an idle cell and transmitted. Thus, it is prevented that an invalid unassigned cell is written to a receiver side ATM cell buffer 113 with valid cells simultaneously and the opportunity of occurrence of the overflowed buffer 113 is reduced and then the opportunity of occurrence of abort of valid cells is decreased.



## **LEGAL STATUS**

[Date of request for examination]

04.09.1996

[Date of sending the examiner's decision of

rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2848350

[Date of registration]

06.11.1998

[Number of appeal against examiner's decision

of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

THIS PAGE BLANK (USPTO)

# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平10-79736

(43)公開日 平成10年(1998) 3月24日

(51) Int.Cl.8

識別記号

庁内整理番号

FΙ

技術表示箇所

H04L 12/28

9744-5K

H 0 4 L 11/20

E

請求項の数3 OL (全 6 頁) 審查請求 有

(21)出願番号

(22)出願日

特願平8-233503

平成8年(1996)9月4日

(71)出顧人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 菅原 英一

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 弁理士 ▲柳▼川 信


# (54) 【発明の名称】 ATM通信システム

## (57)【要約】

【課題】 ATM受信装置のセルバッファにおいて、バ ッファあふれによって有効セルデータが廃棄されること を軽減する。

【解決手段】 速度調整回路104においてATMセル にアンアサインドセルを挿入して伝送速度調整を行い、 アイドルセル挿入回路106において速度調整回路10 4による速度調整後のATMセルに対して伝送フレーム データを補間するためのアイドルセルを挿入するが、挿 入されたアンアサインドセルをアイドルセル化回路20 1でアイドルセルに変換して送信する。

【効果】 有効でないアンアサインドセルが有効セルと 同時に受信側のATMセルバッファ113に書込まれる ことがなくなり、このバッファ113のあふれが起こる 機会を減少でき、有効セルの廃棄が起こる機会も減少で きる。



. .1

# 【特許請求の範囲】

【請求項1】 ATM (Asynchronous Transfer Mode) セルにアンアサインドセルを挿入して伝送速度調整を行う速度調整手段と、前記速度調整手段による速度調整後のATMセルに伝送フレームデータを補間するためのアイドルセルを挿入するアイドルセル挿入手段と、

を含むATM送信装置と、

受信したATMセルのうちアイドルセルを削除する削除 手段と、このアイドルセル削除後のATMセルを一定量 10 まで保持しかつ該一定量を越えた分を廃棄するバッファ 手段と、

を含むATM受信装置と、を有するATM通信システムであって.

前記ATM送信装置は、前記速度調整手段により挿入されるアンアサインドセルをアイドルセルに変換するセル変換手段を含むことを特徴とするATM通信システム。

【請求項2】 前記セル変換手段は、前記ATMセルがアンアサインドセルであるか否かの判定を行う判定手段と、この判定結果により前記ATMセルがアンアサインドセルであることが示されたとき該ATMセルの代わりにアイドルセルを送出する手段とを含むことを特徴とする請求項1記載のATM通信システム。

【請求項3】 前記判定手段は、前記ATMセルのヘッダをアンアサインドセルのヘッダと比較して前記判定を行うことを特徴とする請求項2記載のATM通信システム

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はATM(Asynchronous Transfer Mode)通信システムに関し、特に伝送フレームデータを補間するための無効セルであるアイドルセルを送信側で挿入し、受信側で削除するATM通信システムに関する。

[0002]

【従来の技術】従来この種のATM通信システムは、ATM一FORUM UNI3. 1及びANSI T1E 1 002R2等の規格に記載されている。この規格に記載されているATM通信装置に関する物理(PHY)層ーATM層間のデータ受け渡し部分について図示すると図5の様になる。まず、同図を参照して送信部10の動作を説明する。上位層より送出されたパケットデータは、ATMセルに分割される。更に、ATM層101内の速度調整回路104において、この有効セルの伝送速度を調整するために、未定義セルであるアンアサイントセルが挿入される。このデータは、PHY層102内のATMセルパッファ105を介して、伝送フレームデータを補間するための無効セルであるアイドルセルを挿入回路106に入力される。この

後、このデータは、PHY層102内の図示せぬ残りの ブロックにおいて連続する伝送フレームデータに組立て られて、送信される。

2

【0003】次に、受信部11の動作を説明する。送信部10より出力された伝送フレームデータは、PHY層110内の図示せぬ前段ブロックにおいて、アイドルセル,アンアサインドセル及び有効セルを含むATMセル流に変換される。さらにPHY層110内のアイドルセル削除回路112において、アイドルセルが削除され、ATMセルバッファ113を介してATM層111内のアンアサインドセル削除回路114に入力される。ここでアンアサインドセルが削除され、有効セルのみとなったデータは、パケットデータ再生回路115においてパケットデータに再生され、上位層に送出される。

[0004]

【発明が解決しようとする課題】上述した従来のシステムでは、送信部10において速度調整用に挿入されたアンアサインドセルも、有効セルと同様にATMセルバッファ113に格納されてしまう。このため、PHY層110内のATMセルバッファ113に入力されるATMセル量よりもATM層111内で処理可能なATMセル量が少なくなった場合に、ATMセルバッファ113にATMセルがバッファリングされ、やがて許容量を越えてしまう。すると、あふれたATMセルが有効か否かにかかわらず廃棄されてしまうという欠点がある。

【0005】なお特開平4-372244号公報では、プライオリティの低い有効セルを廃棄してプライオリティの高い有効セルの廃棄を防いでいるが、この場合でも上述して従来技術の欠点を解決することはできない。

【0006】本発明は上述した従来技術の欠点を解決するためになされたものであり、その目的はATM受信装置のセルバッファにおいて、バッファあふれによって有効セルデータが廃棄されることを軽減できるATM通信システムを提供することである。

[0007]

【課題を解決するための手段】本発明によるATM通信システムは、ATM(Asynchronous Transfer Mode)セルにアンアサインドセルを挿入して伝送速度調整を行う速度調整手段と、前記速度調整手段による速度調整後のATMセルに伝送フレームデータを補間するためのアイドルセルを挿入するアイドルセル挿入手段と、を含むATM送信装置と、受信したATMセルのうちアイドルセルを削除する削除手段と、このアイドルセル削除後のATMセルを一定量まで保保しかつ該一定量を越えた分を廃棄するバッファ手段と、を含むATM受信装置と、を有するATM通信システムであって、前記ATM送信装置は、前記速度調整手段により挿入されるアンアサインドセルをアイドルセルに変換するセル変換手段を含むことを特徴とする。

50 【0008】本発明のATM通信システムでは、送信装

. .

置側において速度調整のために挿入されるアンアサイン ドセルをアイドルセルに変換した後、送信する。このた め、受信側ではアイドルセルを削除した後でバッファに 保持するので、有効セルのみがバッファに保持されるこ とになる。よってバッファあふれによる有効セルデータ の廃棄が起こる機会を減少させることができる。

[0009]

【発明の実施の形態】次に、本発明の実施の形態につい て図面を参照して説明する。

【0010】図1は本発明によるATM通信システムの 実施の形態を示すブロック図であり、図5と同等部分は 同一符号により示されている。図1のATM通信システ ムが図5のシステムと異なる点は、ATMセルバッファ 105とアイドルセル挿入回路106との間に、アンア サインドセルをアイドルセルに変換するアイドルセル化 回路201が挿入されている点である。それ以外の部分 は図5の場合と同様の動作を行う。

【0011】かかる構成において、図5の従来例と同様 に、PHY層102内のATMセルバッファ105で は、有効セルと速度調整用のアンアサインドセルが格納 20 行い、この判定結果によりアンアサインドセルであるこ され、出力される。このデータは、アンアサインドセル のアンアサインドセル化回路201に入力される。アン アサインドセル化回路2ではアンアサインドセルがアイ ドルセルに変換される。そして、アイドルセル挿入回路 106により、伝送フレームデータを補間するためにさ らにアイドルセルが挿入された後に伝送フレームデータ に組立てられる。

【0012】このようにして得られた伝送フレーム上に は、アンアサインドセルが存在せず、有効セルとアイド ルセルとで構成されている。この伝送フレームデータが 受信部11に入力されると、アイドルセル削除回路11 2によってアイドルセルが削除される。このため、AT Mセルバッファ113では、有効セルのみが格納され、 出力されることになる。

【0013】従って、図5の従来例の場合と比較して、 アンアサインドセルの容量分だけ受信部11のPHY層 110内ATMセルバッファ113に格納されるATM セル数を削減できる。このため、バッファあふれによっ て有効セルが廃棄される機会を減らすことができる。

【0014】図2は本発明の他の実施の形態を示すプロ ック図である。アンアサインドセルのアイドルセル化回 路201をアイドルセル挿入回路106の後段に配置し た点が図1の場合と異なる。

【0015】かかる構成において、図1の実施の形態の 場合と同様に、送信部10より出力されるフレームデー タを有効セルとアイドルセルとで構成することができる ため、図1の実施の形態と全く同様の効果が得られる。

【0016】図3は本発明のさらに他の実施の形態を示 すブロック図である。アンアサインドセルのアイドルセ 置した点が図1の場合と異なる。本実施の形態において も図1,2の実施の形態と全く同様の効果が得られるこ とは自明である。

4

【0017】ここで、図4は図1の実施の形態における アンアサインドセルのアイドルセル化回路201の詳細 な内部構成を示すブロック図である。ATMセルバッフ ァ105より出力されるセルデータは、アンアサインド セルヘッダ照合回路2011によりアンアサインドセル であるか否かが検査される。この結果、アンアサインド 10 セルであることが認識された場合、アイドルセルジェネ レータ2012により出力されるアイドルセルがセレク タ2013により選択されて、アイドルセル挿入回路1 06に入力される。

【0018】また、アンアサインドセルでないことが認 識された場合、ATMセルバッファ105より出力され る有効データがセレクタ2013により選択されて、ア イドルセル挿入回路106に入力される。

【0019】要するにアイドルセル化回路201では、 ATMセルがアンアサインドセルであるか否かの判定を とが示されたときそのATMセルの代わりにアイドルセ ルを送出しているのである。

【0020】ここで、アンアサインドセルヘッダ照合回 路2011においては、ATMセルのヘッダ部をアンア サインドセルのヘッダと比較して上記の判定を行う。す なわち、一般に、アンアサインドセルのヘッダ部は、セ ル廃棄に対する優先表示に使用されるCLP (Cell

Loss Priority) も含めて全てのビット が「0」であり、ヘッダ誤り検出に使用されるHEC (Header Error Control) の値は 55 [H] である。したがって、ヘッダ部のHECを除 くビットが全て「0」である場合には、そのセルがアン アサインドセルであると判定することができる。アンア サインドセルヘッダ照合回路2011は、この判定を行 っているのである。

【0021】なお、アイドルセルの場合、そのヘッダ部 は、CLPの値が「1」で、それ以外の全てのビットが 「0」である。そして、HECの値が52 [H] であ る。また、アイドルセルのペイロード部分は全てが6A [H] である。したがってアンアサインドセルヘッダ照 合回路2011は、アンアサインドセルとアイドルセル とを誤ることなく判定することができる。

【0022】以上は図1中のアイドルセル化回路201 について説明したが、図2及び図3におけるアイドルセ ル化回路201も同様に構成できることは明らかであ

【0023】以上のように、有効でないアンアサインド セルが有効セルと同時に受信側のATMセルバッファに 書込まれることがなくなるので、このATMセルバッフ ル化回路201をATMセルバッファ105の前段に配 50 ァのあふれが起こる機会を減少させることができ、よっ

40

(4)

· · · 5

て有効セルの廃棄が起こる機会も減少させることができ るのである。

【0024】請求項の記載に関連して本発明は更に次の 態様をとりうる。

【0025】(4)前記判定手段は、前記ATMセルの ヘッダ部のうち誤り制御部以外の部分が全て「0」のと きに該ATMセルがアンアサインドセルであると判定す ることを特徴とする請求項2記載のATM通信システ A.

【0026】(5)前記セル変換手段は、前記アイドル 10 ク図である。 セル挿入手段によるアイドルセル挿入処理後にアンアサ インドセルをアイドルセルに変換することを特徴とする 請求項1~4のいずれかに記載のATM通信システム。 [0027]

【発明の効果】以上説明したように本発明は、アンアサ インドセルをアイドルセルに変換することにより、有効 でないアンアサインドセルが有効セルと同時に受信AT Mセルバッファに書込まれることがなくなり、バッファ あふれが起こる機会を減少させ、バッファあふれによっ て有効セルデータが廃棄されることを軽減できるという 20 114 アンアサインドセル削除回路 効果がある。

【図面の簡単な説明】

【図1】本発明の実施の形態によるATM通信システム の構成を示すブロック図である。

【図2】本発明の他の実施の形態によるATM通信シス テムの構成を示すプロック図である。

【図3】本発明の更に他の実施の形態によるATM通信 システムの構成を示すブロック図である。


【図4】図1中のアイドルセル化回路の構成例を示すブ ロック図である。

【図5】従来のATM通信システムの構成を示すブロッ

#### 【符号の説明】


- 10 送信部
- 11 受信部
- 103 ATMセル構築回路
- 104 速度調整回路
- 105 ATMセルバッファ
- 106 アイドルセル挿入回路
- 112 アイドルセル削除回路
- 113 ATMセルバッファ
- 115 パケットデータ再生回路
- 201 アイドルセル化回路

【図1】




6


【図2】



【図3】



【図4】



【図5】

